Предложена схема делителей частоты на целочисленное значение в пределах от 1 до 16 с шагом в единицу. Вне зависимости от частоты входного сигнала и коэффициента деления скважность выходных сигналов всегда равна двум. Делители частоты могут быть выполнены на КМОП или ТТЛ микросхемах; соответственно, предельные частоты, до которых могут работать эти устройства, определяются частотными свойствами микросхем. Делители частоты содержит один корпус микросхемы XOR или XNOR и два корпуса микросхем D-триггеров.
В настоящее время достаточно хорошо известны и популярны делители частоты цифровых сигналов, выполненные на специализированных микросхемах [1–3]. Недостаток их также широко известен: это работа при фиксированном коэффициенте деления.
В ряде приложений востребованы делители частоты с дискретно изменяемым регулировкой потенциометра коэффициентом деления [1–3]. Такие делители частоты, как правило, работают в узком диапазоне входных частот и требует индивидуальной настройки коэффициента деления; с изменением входной частоты этот коэффициент может скачкообразно измениться.
Определенную нишу занимают широкодиапазонные делители частоты с дискретно переключаемым при помощи коммутирующих устройств коэффициентом деления [1–3], однако зачастую с изменением коэффициента деления у них меняется скважность выходных импульсов.
На Рисунке 1 представлены схемы широкодиапазонных делителей частоты с дискретно переключаемым коэффициентом деления от 1 до 16, выполненные на КМОП и ТТЛ микросхемах. Привлекательным свойством рассматриваемых делителей является то, что скважность выходных импульсов как при изменении входной частоты, так и при изменении коэффициента деления всегда равна двум.
 | |
| Рисунок 1. | Делители частоты на 1, 2, 3 … 16 со скважностью 2 на микросхемах КМОП и ТТЛ. Все переключатели SA1–SA4 показаны в положении *. |
Предельная верхняя частота работы устройств лимитирована индивидуальными частотными свойствами используемых микросхем; нижняя частота работы устройств ограничений не имеет.
Делители частоты, Рисунок 1, содержат один корпус микросхемы XOR или XNOR (CD4070/CD4077 или SN7486/SN74LS266) и два корпуса микросхем D-триггеров (CD4013 или SN7474).
Делители частоты выполнены на последовательной цепочке чередующихся элементов XOR и D-триггеров. Коэффициент деления устройств задается переключателями SA1–SA4, см. таблицу.
При необходимости длина такой цепочки может быть увеличена либо, напротив, урезана.
Для того чтобы исключить неудобный выбор коэффициентов деления с помощью переключателей SA1–SA4, достаточно несколько усложнить схему. На Рисунке 2 представлена схема делителя частоты с электронным выбором коэффициента деления, содержащая двоичный/двоично-десятичный четырехразрядный реверсивный счетчик СD4029А, а также микросхему CD4011.
 | |
| Рисунок 2. | Делитель частоты на 1, 2, 3 … 16 со скважностью 2 и электронным управлением. |