Приведено описание многофункционального логического элемента, одновременно выполняющего функции AND, OR, XOR или NAND, NOR, XNOR. Логический элемент содержит четыре элемента «Исключающее ИЛИ» микросхемы CD4070, диодный мост и два резистора. Он имеет два входа управления X1, X2, вход инверсии выхода F, а также три выхода Y1 (XOR/XNOR), Y2 (AND/NAND), Y3 (OR/NOR). Показан вариант подобного устройства, выполненный на основе микросхемы CD4077.
Промышленно выпускаемые логические элементы имеют узкоспециализированное назначение и предназначены для выполнения единственной для каждого конкретного элемента логической операции. Это предопределяет наличие огромного ассортимента невзаимозаменяемых логических микросхем и исключает их адаптацию под решение не предусмотренных в паспорте изделия задач.
Ниже рассмотрена возможность создания многофункционального логического элемента «6 в 1» на основе логических элементов «Исключающие ИЛИ» и «Исключающие ИЛИ-НЕ» за счет незначительной модификации входных цепей.
На Рисунке 1 приведена электрическая схема логического элемента, позволяющего при коммутации двух входов управления X1 и X2 и одного входа инверсии F синтезировать на трех выходах Y1, Y2 и Y3 логические функции AND, OR, XOR или NAND, NOR, XNOR.
 | |
| Рисунок 1. | Электрическая схема многофункционального логического элемента на микросхеме CD4070. |
Логический элемент, Рисунок 1, содержит четыре элемента «Исключающие ИЛИ» микросхемы DD1 CD4070, а также диодный мост VD1–VD4 и два резистора. В Таблице 1 приведена таблица истинности этого логического элемента. Рассмотрим далее, как работает этот элемент при различных сочетаниях подачи логических уровней на его входы.
| Таблица 1. | Таблица истинности многофункционального логического элемента на микросхеме CD4070. | |||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
| ||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
Предположим, что на вход инверсии выходного сигнала F подан уровень «лог. 0». Пусть на оба входа X1 и X2 поданы сигналы уровня «лог. 0». В этом случае на выходе логического элемента DD1.1 присутствует уровень «лог. 0», а на обоих входах логического элемента DD1.2 уровень «лог. 0». Соответственно, на выходе логического элемента DD1.2 будет присутствовать уровень «лог. 0».
При подаче на один из входов X1 или X2 логического элемента DD1.1 сигнала уровня «лог. 1» на выходе этого элемента установится уровень «лог. 1». Такой же уровень будет и на выходе логического элемента DD1.2.
Если на оба входа X1 и X2 логического элемента DD1.1 подать сигналы уровня «лог. 1», сигнал на выходах логических элементов DD1.1 и DD1.2 будет иметь уровень «лог. 0». Таким образом, сигнал на выходе Y1 будет соответствовать выполнению операции логической операции «Исключающее ИЛИ».
Нетрудно показать, что при подаче на вход инверсии выходного сигнала F уровня «лог. 1» сигнал на выходе Y1 будет отвечать функции «Исключающее ИЛИ-НЕ».
Рассмотрим далее принципы формирования выходных функций AND и NAND.
Как и ранее пусть на вход F, как и на входы X1 и X2, будет подан уровень «лог. 0». Тогда на входе логического элемента DD1.3 будет присутствовать уровень «лог. 0», поскольку этот вход будет соединен через диоды VD2 и VD4 с общей шиной питания. Соответственно, на выходе Y2 будет нулевой уровень логического сигнала. Если на любой из входов X1 или X2 подать уровень «лог. 1», вход логического элемента DD1.3 будет соединен с общей шиной через один из диодов VD2 или VD4; состояние уровня логического сигнала на выходе Y2 элемента DD1.3 не изменится.
Если на оба входа X1 и X2 одновременно будут поданы сигналы уровня «лог. 1», на вход логического элемента DD1.3 поступит уровень «лог. 1», и, соответственно, сигнал на выходе Y2 сменит свой уровень на логическую единицу. Такой алгоритм работы логического элемента отвечает выполнению логической операции AND. При подаче на вход F уровня «лог. 1» произойдет инверсия выходных сигналов, соответствующая выполнению операции NAND.
Рассмотрим далее работу логического элемента для выполнения операции OR/NOR. При нулевом уровне логических сигналов на всех входах устройства на входах логического элемента DD1.4 присутствует уровень «лог. 0». Соответственно, на выходе этого элемента Y3 также присутствует уровень «лог. 0».
Стоит подать на любой из входов X1 или X2 или на оба входа одновременно сигнала уровня «лог. 1», сигнал на выходе Y3 логического элемента DD1.4 благодаря диодам VD1 и VD3 примет уровень «лог. 1» (выполнение операции OR). Для выполнения операции NOR на вход инверсии выхода F необходимо подать сигнал уровня «лог. 1».
Таким образом, предложенный логический элемент как в КМОП- так и в ТТЛ-вариантах (SN7486) способен заменить огромный арсенал двухвходовых логических элементов. Возможные варианты цоколевок единичного и сдвоенного многофункционального логического элемента показаны на Рисунке 2.
 | |
| Рисунок 2. | Варианты цоколевок единичного и сдвоенного многофункционального логического элемента на микросхеме CD4070. |
Многофункциональный логический элемент может быть также выполнен на основе логических элементов «Исключающее ИЛИ-НЕ» микросхемы DD1 CD4077, Рисунок 3. Для этого в электрическую схему нового логического элемента необходимо добавить полевой транзистор VT1 и резистор R3. В Таблице 2 приведена Таблица истинности многофункционального логического элемента, выполненного на микросхеме CD4077.
| Таблица 1. | Таблица истинности многофункционального логического элемента на микросхеме CD4077. | |||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
| ||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
 | |
| Рисунок 3. | Электрическая схема многофункционального логического элемента на микросхеме CD4077. |
Использование многофункционального логического элемента позволяет использовать его при создании цифровых устройств различной сложности. Нет необходимости использования обширного и разнотипного набора стандартных логических микросхем. Поскольку цоколевка и панелька этого элемента неизменна, существенно облегчается проектирование устройств, обеспечивается взаимозаменяемость микросхем при ремонте и налаживании электронных конструкций.